Insieme di istruzioni semplici che possono essere eseguite in parallelo da un processore. E' stato generato da un apposito compilatore o da un pre-processore, frazionando un'istruzione complessa in pił istruzioni semplici. Questo meccanismo consente ai processori costruiti con questa architettura (es: RISC, IA-64) di eseguire qualsiasi istruzione complessa pur avendo un set ridotto di istruzioni semplici.